

# Cấu hình mạng nơ ron tế bào CNN giải phương trình Navier-Stock trên nền tảng chip FPGA

## Configuration Cellular Neural Network Chip for Solving Navier-Stock Equation Using FPGA Technology

Vũ Đức Thái\*, Phạm Thượng Cát\*\*, Bùi Văn Tùng\*

\*Trường đại học Công nghệ Thông tin và Truyền thông – ĐH Thái Nguyên

\*\* Viện Công nghệ Thông tin – Viện Hàn lâm Khoa học và Công nghệ Việt Nam

e-Mail: [vdcthai@gmail.com](mailto:vdcthai@gmail.com), [ptcat@ioit.ac.vn](mailto:ptcat@ioit.ac.vn), [buitungbg@gmail.com](mailto:buitungbg@gmail.com)

### Tóm tắt:

Hệ thủy lực động đã được nhiều nhà nghiên cứu xây dựng mô hình toán học mô tả với nhiều trạng thái khác nhau. Phương trình Navier-Stokes cho dòng chảy qua khe hẹp mô tả hiện tượng dòng chảy qua cửa cống gây hiện tượng sỏi mòn hai bên bờ cần được nghiên cứu và xử lý. Báo cáo này trình bày phương pháp ứng dụng công nghệ CNN giải phương trình Navierstock. Việc giải các PDE đã được nhóm nghiên cứu thực thi thành công và công bố [1,6], tuy nhiên ở đây tập trung vào hai vấn đề là mở rộng không gian tính toán (vì tài nguyên FPGA kích thước hạn chế, yêu cầu thực tế lại cần không gian tính toán lớn); trao đổi dữ liệu theo thời gian thực từ máy PC hay từ cảm biến đo lường với chip CNN. Hướng giải quyết là chia tách không gian thành nhiều không gian con, xử lý biên đề đồng bộ tính toán giữa các miền; xây dựng các vùng đệm để trao đổi dữ liệu với bên ngoài. Các kết quả thực nghiệm mô phỏng trên chip XCVL240T-1FFG1156 cho thấy tính hiệu quả, tin cậy của giải pháp.

**Từ khóa:** Mạng nơ ron tế bào, Navier-Stokes, công nghệ FPGA, giải phương trình đạo hàm riêng

**Abstract:** The dynamic hydraulic system has been researched and built mathematical models in various status parameters. The Navier-Stokes equation here is the one that describes water flow through narrow slot which causes bank erosion [5,7]. Using CNN for solving some types of PDE has been introduced [1,6]. This paper focuses to enlarge computing spaces and communicate data on real-time mode between CNN chip and outside devices. The new proposal is the algorithm for separating computational spaces into smaller parts and synchronizing in time and spatial system and using buffer to exchange data between chip and peripheral devices. The results of setting up on XCVL240T-1FFG1156 chip show the effective and successful of our solution.

**Keywords:** Cellular neural network, Navier-Stokes, FPGA technology, solving PDE

### Ký hiệu:

Ký hiệu Đơn vị Ý nghĩa  
 $\rho$   $\text{kg/m}^3$  Tỷ trọng của nước

$Z_w$ (h)	m	Độ dao động so với mặt nước phẳng
$d$	m	Độ cao cố định của mặt nước phẳng
$q_x$ (u)	m/s	Vận tốc theo phương x
$q_y$ (v)	m/s	Vận tốc theo phương y
$q_A$		Lưu lượng nước thoát ra khỏi dòng chảy bằng hiện tượng bay hơi hay thấm thấu
$\beta$		Hệ số động lượng kể đến sự thay đổi vận tốc theo phương đứng.

### Chữ viết tắt:

CNN: Cellular Neural Network.

PDE: Partial Differential Equation.

FPGA: Field Programmable Gate Array.

LE: Logic Element.

clk: Clock (xung nhịp đồng hồ)

## 1. Giới thiệu

Phương trình Navier –Stokes là một trong các phương trình toán học mô tả hiện tượng dòng chảy thủy lực đã được xây dựng từ rất lâu và đã được phát triển thay đổi theo mỗi mô hình ứng dụng thực tế. Phương trình này cũng đã được nhiều nhà nghiên cứu thực hiện giải bằng một số phương pháp thủ công cũng như trên máy tính. Tuy nhiên ở báo cáo này triển khai giải quyết một trong những dạng phương trình Navier-Stokes cụ thể đó là dạng tính toán cho dòng chảy đi qua một khe hẹp như cống xả lũ đổ ra hạ lưu.

Công nghệ mạng nơ ron tế bào (CNN) là kiến trúc nhỏ gọn dạng onchip có khả năng tính toán song song quá trình vật lý kích thước lớn [2,3]. Mạng CNN được triển khai chế tạo đơn giản trên công nghệ chip lập trình được FPGA, đồng thời có khả năng ghép nối với thiết bị vào/ra thứ cấp để xử lý [1,4]. Cho đến nay nhiều lĩnh vực ứng dụng của công nghệ CNN được công bố tại các Hội thảo chuyên đề Ứng dụng công nghệ CNN (CNNA). Trên thế giới, việc giải phương trình đạo hàm riêng (PDE) trên công nghệ CNN đã được thực hiện với nhiều dạng khác nhau. Tại Việt Nam cũng đã có một số nghiên cứu chế tạo mạng CNN bằng công nghệ FPGA giải thành công phương trình đạo hàm riêng Saint venant [1,6].

Hiện nay với nền tảng công nghệ chế tạo mạch bằng phương pháp cấu hình trên ngôn ngữ đặc tả phần cứng VHDL và nhiều chip trắng FPGA có kích thước tài nguyên lớn cho phép việc chế tạo chip CNN rất dễ dàng, thuận lợi. Tuy nhiên cần phát triển hơn về vấn đề tối ưu sử dụng tài nguyên trên chip, mở rộng không gian tính toán, nâng cao độ chính xác, kiến trúc vật lý gọn nhẹ, tiêu thụ ít năng lượng...

Báo cáo chia làm 5 phần: phần 1 giới thiệu chung ; phần 2 giới thiệu phương trình Navier-Stokes cho dòng chảy qua khe hẹp; phần 3 Phân tích hệ phương trình Navier-Stokes để tìm mẫu làm cơ sở cho việc thiết kế mạng CNN; phần 4 Các giải pháp thiết kế, cấu hình chế tạo mạng CNN dựa trên chip FPGA Vertex 6 XCVL240T-1FFG1156 đảm bảo tối ưu tài nguyên và tốc độ tính toán; phần 5 là kết quả thử nghiệm cài đặt tạo ra mạng CNN thực hiện tính toán ; phần cuối cùng là kết luận và hướng phát triển.

## 2. Phương trình Navier-Stokes

### 2.1. Vấn đề mở rộng không gian tính toán

Phương trình Navier –Stokes được nghiên cứu ở đây là hệ 3 phương trình đạo hàm riêng của các ẩn hàm biểu diễn chiều cao mực nước, vận tốc dòng chảy theo hai chiều x,y. Mô hình thực nghiệm là một đoạn kênh thủy lực dòng chảy qua một cửa cống hẹp sau đó phân tán theo hai chiều Ox, Oy.

Việc giải phương trình Navier –Stokes trên thiết bị điện tử chúng ta phải rời rạc hoá mô hình liên tục bằng phương pháp sai phân. Để đảm bảo độ chính xác thì các bước sai phân phải đủ nhỏ, tuy nhiên bước sai phân quá nhỏ khối lượng công việc tính toán tăng lên nhiều dẫn đến độ phức tạp tính toán và thời gian tính toán tăng lên đáng kể. Nếu sử dụng công nghệ tính toán song song vật lý trên mạng CNN thì sẽ khắc phục được các khó khăn trên. Tuy nhiên với những không gian tính toán quá lớn việc tính toán song song cũng bị hạn chế bởi tài nguyên tính toán. Hiện nay có chip FPGA đòi hỏi có tới hàng triệu phần tử lô gic (LE) nhưng cũng không phải là vô hạn. Do vậy, cần có giải pháp kỹ thuật chia không gian tính toán thành nhiều không gian con và tích hợp lại để đảm bảo kết quả tính toán được liên tục và chính xác nhất là với bài toán thời gian thực.

### 2.2. Các phương trình mô tả trong hệ phương trình Navier –Stokes

Phương trình mô tả độ cao mặt nước:

$$\frac{\partial \rho z_w}{\partial t} + \frac{\partial \rho q_x}{\partial x} + \frac{\partial \rho q_y}{\partial y} = \rho q_A \quad (3.1)$$

độ cao mặt nước giả thiết tính từ đáy dòng chảy và coi như gốc tọa độ, như vậy  $z_w$  không có giá trị âm  
 Phương trình biến thiên động lượng theo phương x:

$$\frac{\partial \rho q_x}{\partial t} + \frac{\partial}{\partial x} (\rho \beta \frac{q_x^2}{d}) + \frac{\partial}{\partial y} (\rho \beta \frac{q_x q_y}{d}) + \rho g d \frac{\partial z_w}{\partial x} + \rho g d S_{fx} - \tau_{wx} - \frac{\partial}{\partial x} (\rho K_L \frac{\partial q_x}{\partial x}) - \frac{\partial}{\partial y} (\rho K_T \frac{\partial q_x}{\partial y}) = 0 \quad (3.2)$$

Phương trình biến thiên động lượng theo phương y:

$$\frac{\partial \rho q_y}{\partial t} + \frac{\partial}{\partial y} (\rho \beta \frac{q_y^2}{d}) + \frac{\partial}{\partial x} (\rho \beta \frac{q_x q_y}{d}) + \rho g d \frac{\partial z_w}{\partial y} + \rho g d S_{fy} - \tau_{wy} - \frac{\partial}{\partial y} (\rho K_L \frac{\partial q_y}{\partial y}) - \frac{\partial}{\partial x} (\rho K_T \frac{\partial q_y}{\partial x}) = 0 \quad (3.3)$$

Ý nghĩa của các đại lượng trong phương trình:

-  $\frac{\partial \rho q_x}{\partial t}$ ;  $\frac{\partial \rho q_y}{\partial t}$ : là đại lượng đặc trưng cho biến

thiên động lượng theo thời gian tương ứng theo trục x và y.

-  $\frac{\partial}{\partial x} (\rho \beta \frac{q_x^2}{d})$ ;  $\frac{\partial}{\partial y} (\rho \beta \frac{q_y^2}{d})$ : Sự biến thiên động

năng của dòng chảy theo phương x và y.

-  $\rho g d \frac{\partial z_w}{\partial x}$ ;  $\rho g d \frac{\partial z_w}{\partial y}$ : Sự biến thiên thế năng của

dòng chảy theo phương x và y

-  $\rho g d S_{fx}$ ;  $\rho g d S_{fy}$ : Sự ảnh hưởng của ma sát do

đáy và thành kênh tác động lên dòng chảy theo trục x và y. Giá trị  $S_{fx}$  và  $S_{fy}$  được xác định theo tính chất vật lý của đáy và thành kênh thủy lực theo công thức:

$$S_{fx} = q_x \frac{n^2 (q_x^2 + q_y^2)^{1/2}}{d^{1/3}}; S_{fy} = q_y \frac{n^2 (q_x^2 + q_y^2)^{1/2}}{d^{1/3}}$$

(n gọi là hệ số Manning)

-  $\tau_{wx}$ ;  $\tau_{wy}$ : Áp suất của gió đến mặt thoáng dòng thủy lực theo phương x và y và được tính toán như sau:

$$\tau_{wx} = c_s \rho_a W^2 \cos(\Psi); \quad \tau_{wy} = c_s \rho_a W^2 \sin(\Psi),$$

trong đó:

$$c_x = \begin{cases} 10^{-3}; khi W \leq W_{min} \\ [c_{s1} + c_{s2}(W - W_{min})] 10^{-3}; khi W > W_{min} \end{cases};$$

với:  $c_{s1}; c_{s2}$ ;  $W_{min}$  là các giá trị thực nghiệm, ví dụ:

$W_{min} = 4m/s$ ; tốc độ gió là  $10m/s$  thì  $c_{s1} = 1.0$  và

$c_{s2} = 0.067$ .

-  $\rho_a$  là tỷ trọng không khí tại mặt thoáng ( $kgm^{-3}$ );

W tốc độ gió tại mặt thoáng;  $\Psi$  là góc giữa hướng gió với chiều trục x.

- Các biểu thức:  $\frac{\partial}{\partial x} (\rho K_L \frac{\partial q_x}{\partial x}) - \frac{\partial}{\partial y} (\rho K_T \frac{\partial q_x}{\partial y})$ ; và

$\frac{\partial}{\partial y} (\rho K_L \frac{\partial q_y}{\partial y}) - \frac{\partial}{\partial x} (\rho K_T \frac{\partial q_y}{\partial x})$ : Là tác động của sự

chảy rối trong dòng chảy thủy lực gây ra giữa các phương x và y, trong đó:  $K_L = \frac{q_x l}{P_e}$  với  $P_e$  là hệ số

Peclet có giá trị trong khoảng 15-40; l là chiều dài dòng chảy;  $K_L$  là hệ số thay đổi phụ thuộc vào vị trí dọc theo dòng chảy;  $K_T = 0.3-0.7 K_L$ .

### 3. Phân tích và thiết kế mẫu cho mạng CNN để tính toán giải phương trình

Để đơn giản các biến trong hệ phương trình Navier - Stokes trên, ta đặt: độ cao mặt nước  $h = z_w$ ; vận tốc theo chiều trục x là  $u = q_x$ ; theo chiều trục y là  $v = q_y$ . Giả thiết lượng nước bay hơi hay thấm thấu là không đáng kể hay  $q_A = 0$ ; ảnh hưởng động năng của giá trị rối giữa vận tốc theo chiều  $Oy$  sang  $Ox$  (hay  $Ox$  sang  $Oy$ ) là không đáng kể do vận tốc ngang nhỏ có thể bỏ qua.

#### 3.1. Sai phân các phương trình theo Taylor

$$\frac{\partial u_{i,j}}{\partial t} = -\frac{\beta}{d} \left[ \frac{u_{i+1,j}}{2\Delta x} u_{i+1,j} - \frac{u_{i-1,j}}{2\Delta x} u_{i-1,j} \right] - \frac{\beta}{d} \left[ \frac{v_{i,j+1}}{2\Delta y} u_{i+1,j} - \frac{v_{i,j-1}}{2\Delta y} u_{i-1,j} \right] - gd \frac{h_{i+1,j} - h_{i-1,j}}{2\Delta x} - gd S_{fx} + \frac{1}{\rho} \tau_{wx} + K_L \frac{u_{i+1,j} - 2u_{i,j} + u_{i-1,j}}{\Delta x^2} \quad (3.5)$$

$$\frac{\partial v_{i,j}}{\partial t} = -\frac{\beta}{d} \left[ \frac{v_{i,j+1}}{2\Delta y} v_{i,j+1} - \frac{v_{i,j-1}}{2\Delta y} v_{i,j-1} \right] - \frac{\beta}{d} \left[ \frac{u_{i+1,j}}{2\Delta x} v_{i,j+1} - \frac{u_{i-1,j}}{2\Delta x} v_{i,j-1} \right] - gd \frac{h_{i,j+1} - h_{i,j-1}}{2\Delta y} - gd S_{fy} + \frac{1}{\rho} \tau_{wy} + K_L \frac{v_{i,j+1} - 2v_{i,j} + v_{i,j-1}}{\Delta y^2} \quad (3.6)$$

#### 3.2. Thiết kế mẫu cho mạng CNN

Dựa trên phương trình trạng thái, các phương trình sai phân và sử dụng phương pháp thiết kế mẫu CNN [2,3] ta tìm mẫu cho các lớp h, u, v:

- Lớp h:

$$A^{hu} = \begin{bmatrix} 0 & 0 & 0 \\ \frac{-1}{2\Delta x} & 0 & \frac{1}{2\Delta x} \\ 0 & 0 & 0 \end{bmatrix}$$

$$A^{hv} = \begin{bmatrix} 0 & \frac{1}{2\Delta y} & 0 \\ 0 & 0 & 0 \\ 0 & \frac{-1}{2\Delta y} & 0 \end{bmatrix} \quad (3.7)$$

- Lớp u:

$$A^{uv} = \begin{bmatrix} 0 & \frac{\beta v_{i,j-1}}{2d\Delta y} & 0 \\ 0 & 0 & 0 \\ 0 & \frac{-\beta v_{i,j+1}}{2d\Delta y} & 0 \end{bmatrix}$$

$$A^{uh} = \begin{bmatrix} 0 & 0 & 0 \\ \frac{gd}{2\Delta x} & 0 & \frac{-gd}{2\Delta x} \\ 0 & 0 & 0 \end{bmatrix}$$

$$B^u = \frac{1}{\rho} \tau_{wx} \begin{bmatrix} 0 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & 0 \end{bmatrix}; \quad z^u = 0$$

$$A^u = \begin{bmatrix} 0 & 0 & 0 \\ \frac{\beta u_{i-1,j}}{2d\Delta x} + \frac{K_L}{\Delta x^2} & -gd \frac{n^2 (u_{ij}^2 + v_{ij}^2)^{1/2}}{d^{1/3}} + \frac{-2K_L}{\Delta x^2} & \frac{-\beta u_{i+1,j}}{2d\Delta x} + \frac{K_L}{\Delta x^2} \\ 0 & 0 & 0 \end{bmatrix} \quad (3.8)$$

- Lớp v

$$A^{vh} = \begin{bmatrix} 0 & \frac{gd}{2\Delta y} & 0 \\ 0 & 0 & 0 \\ 0 & \frac{-gd}{2\Delta y} & 0 \end{bmatrix}$$


$$A^{vu} = \begin{bmatrix} 0 & 0 & 0 \\ \frac{\beta u_{i-1,j}}{2d\Delta x} & 0 & \frac{-\beta u_{i+1,j}}{2d\Delta x} \\ 0 & 0 & 0 \end{bmatrix}$$

$$B^v = \frac{1}{\rho} \tau_{wy} \begin{bmatrix} 0 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & 0 \end{bmatrix}; z^v = 0$$


$$A^v = \begin{bmatrix} 0 & \frac{\beta v_{i,j+1} + K_L}{2d\Delta y} + \frac{K_L}{\Delta y^2} & 0 \\ 0 & -gd \frac{n^2(u_{i,j}^2 + v_{i,j}^2)^2}{d^{1/3}} + \frac{-2K_L}{\Delta y^2} & 0 \\ 0 & \frac{-\beta v_{i,j+1} - K_L}{2d\Delta y} - \frac{K_L}{\Delta y^2} & 0 \end{bmatrix} \quad (3.9)$$

**3.3. Thiết kế kiến trúc phần cứng mạng CNN giải phương trình Navier –Stokes**


Theo các mẫu tìm được trong (3.7), (3.8), (3.9) ta có thể thiết kế kiến trúc cho mạng CNN. Kiến trúc mạng nơ ron thực hiện giải phương trình Navier-Stokes là mạng CNN ba lớp 2D. Từ mô hình thiết kế tổng thể trên ta có thể chế tạo từng khối tính toán cho mỗi lớp và liên kết để thực hiện tính toán song song trên toàn chip.



**H1.** Khối tính toán số học cho hàm *h*



**H2.** Khối tính toán số học cho hàm *u*



**H3.** Khối tính toán số học cho hàm *v*

**4. Cấu hình chế tạo chip CNN từ FPGA**

Vấn đề thực nghiệm chế tạo mạng cần phải giải quyết là: Thứ nhất, do tài nguyên của chip FPGA hữu hạn, trong khi không gian cần tính toán lớn do vậy phải chia vùng tính toán để phối hợp tính toán tuần tự và song song; Thứ hai là các điểm biên tiếp giáp các vùng và biên của lưới sai phân cần xử lý. Việc chia và phối hợp các vùng biên sao cho liên tục và không gây kết quả sai do phối hợp thời điểm tính toán; Thứ ba là việc trao đổi dữ liệu theo thời gian thực mà trong các báo cáo trước đây chưa được giải quyết. Với mạng CNN trong báo cáo này đã giải quyết được những vấn đề đặt ra ở trên.

**4.1. Đề xuất kiến trúc hệ thống**

Khối điều khiển làm nhiệm vụ điều khiển hoạt động của toàn bộ hệ thống theo thuật toán đã đặt ra. Khi chia không gian tính toán thành các vùng sẽ có các vùng đệm (biên). Vùng đệm vào cho toàn không gian CNN có kích thước MxN:

0,0	0,1	...	0,N-1
1,0			
2,0			

Phần màu trắng là vùng đệm vào, phần màu xám là phần cần xử lý bằng CNN. Khối tính toán CNN có kích thước (M-2)x(N-2) tế bào xử lý dữ liệu cho phần màu xám bên trong vùng đệm vào. Với mục đích cài đặt đơn giản, chúng tôi chọn M=3. N được chọn tùy thuộc vào tài nguyên của chip FPGA mà chúng ta sử dụng. Giả sử chọn N=4.

Do đó vùng đệm ra CNN có kích thước 1xN



Dữ liệu cần xử lý từ PC gửi xuống có kích thước mxn:

0,0	0,1	0,2	0,3	...	0,n-1
1,0					
2,0					
...					
m-1,0					

Giả sử m=5, n=6.

Phần màu trắng là biên, phần màu xám là phần cần xử lý. Dữ liệu này khi qua khối trao đổi dữ liệu với PC sẽ được thêm các biên dọc tạm thời:

0,0	0,1	0,2	0,3	0,2	0,3	0,4	0,5
1,0							
2,0							
3,0							
4,0							

Biên dọc tạm thời được đưa vào để được cấu trúc dữ liệu giống đệm vào CNN. Biên ngang tạm thời là không cần thiết do thuật toán truy xuất dữ liệu của khối điều khiển.

Dữ liệu sau khi đã được thêm biên dọc tạm thời sẽ được chuyển vào khối bộ nhớ vào  $h, u, v$ .

Từ đây, khối điều khiển sẽ điều khiển đọc ra từng khối dữ liệu có kích thước bằng đệm vào CNN từ Khối bộ nhớ vào  $h, u, v$  (cho trường hợp  $m \times n = 5 \times 6$ ,  $M \times N = 3 \times 4$ ) sẽ cụ thể như sau:

1.	0,0	0,1	0,2	0,3
	1,0			
	2,0			

2.	1,0	1,1	1,2	1,3
	2,0			
	3,0			

3.	2,0	2,1	2,2	2,3
	3,0			
	4,0			


4.	0,2	0,3	0,4	0,5
	1,2			
	2,2			

5.	1,2	1,3	1,4	1,5
	2,2			
	3,2			

6.	2,2	2,3	2,4	2,5
	3,2			
	4,2			

Các khối này sẽ được đưa lần lượt tới khối tính toán CNN để được xử lý theo cơ chế pipeline. Kết quả xử lý được ghi vào khối bộ nhớ ra  $h, u, v$ .

Tiếp đó, kết quả xử lý trên khối bộ nhớ ra  $h, u, v$  sẽ được cập nhật lại biên dọc tạm thời rồi được đưa trở về khối bộ nhớ vào  $h, u, v$  cho lần xử lý tiếp theo.




H4. Kiến trúc mạng CNN thực nghiệm giải phương trình Navier-Stokes

## 5. Kết quả cài đặt

### 5.1. Sơ đồ mạch tổng quát


Như ta đã biết CNN làm việc theo cơ chế toàn cục và cục bộ. Khối điều khiển toàn cục điều khiển toàn bộ các thao tác vào/ra, xử lý tính toán. Đặc biệt ở đây là việc chia vùng không gian tính toán và phối hợp đồng bộ về thời gian và quét hết không gian.

Đề ý rằng bước thời gian rất nhỏ tính bằng xung đồng hồ do vậy cần có sự đồng bộ cao theo từng xung nếu lệch một xung giá trị hiện tại và quá khứ hoặc tương lai sẽ làm sai đáng kể kết quả tính toán.




H5. Sơ đồ khối tổng quát của mạng CNN

### 5.2. Sơ đồ Khối tính toán CNN



### 5.3. Sơ đồ mạch một tế bào CNN




3f333333fe666663fcccccd404000003fcccccd404000004000000040000000  
 Dữ liệu vào v:

```

4013333341000000401333334013333340133333401333334013333341000000
410000004013333340000003f800000400000003f8000003fc0000040066666
3f99999a401333334013333340000004013333340000003f8000003fc000000
4006666640066666410000004100000041000000410000003fcccccd40000000
3fcccccd4019999a4019999a3fcccccd4019999a3fcccccd3fcccccd40066666
40000000400000003fe666663fe666663fe666663fe666664120000041200000
3fc000003fd9999a3fd9999a3fcccccd3fd9999a3fcccccd3fcccccd3fcccccd
3fcccccd400000004000000400000004000000400000004020000040200000
    
```

### 5.5. Kết quả mô phỏng tính toán của hệ thống



Kết quả mô phỏng tính toán cho thấy tính đúng đắn và hiệu quả của phương pháp cài đặt. Chi phí cho tính toán khối  $M \times N$  đầu tiên lấy từ bộ nhớ h,u,v vào là 9clk, trong đó 3clk cho cập nhật đệm vào CNN, 6clk cho tính toán lần đầu tiên. Mỗi khối  $M \times N$  kế tiếp chỉ mất 1clk để tính toán do sử dụng cơ chế pipeline để cập nhật đệm vào CNN và tính toán tại khối tính toán CNN.

### 5.4. Dữ liệu vào h,u,v

Dữ liệu được biểu diễn theo số thực 32 bit dấu chấm động. Dữ liệu vào h,u,v đã được thêm biên dọc tạm thời, cụ thể như dưới đây.

Dữ liệu vào h:

```

4160000041c00000416000004168000041600000416800004160000041600000
41c000004160000000000000417000000000000004170000004160000041600000
0000000041600000416000004168000041600000416800004170000041600000
416000004160000041c0000041c0000041c000004158000041500000
4160000041680000416800004160000041680000416000004160000041500000
41500000416000004160000041600000416000004160000041a00000041a000000
4160000041580000416000004160000041600000416000004160000041500000
4150000041580000416000004158000041600000415800004150000041500000
    
```

Dữ liệu vào u:

```

400000003fe66666400000003fe66666400000003fe6666640000000400000000
40800000420000003fa66666401333333fa6666640133333400ccccd40000000
4000000040000000400000003fe66666400000003fe6666640133333400ccccd
40000000400000004080000040800000408000004080000040200000404000000
402000004013333340133333400000004013333340000000400000003fc000000
3fcccccd400000004006666640066666400666664006666640200000040200000
3fa666663fc00000400000003fc00000400000003fc000003fc000003f333333
    
```

## Tài liệu tham khảo

- [1] Vũ Đ. T., Bùi V. T., Phạm T. C.: *Cấu hình chip CNN giải phương trình thủy lực hai chiều bằng công nghệ FPGA*. Tuyển tập kỷ yếu Hội nghị toàn quốc về Cơ điện tử lần thứ 6-VCM2012, Hà Nội, Tr. 657-662, 2012.
- [2] Chua L. O., Yang L.: *Cellular Neural Networks: Theory*, IEEE Transaction on Circuits and System, 35 (10), pp. 1257-1272. 1998
- [3] Chua L.O., Lin Y.: *"Cellular Neural Networks: Application"*, IEEE Trans. Circuits and System 35, PP. 1273-1290. 1988
- [4] Kocsárdi S., Nagy Z., Csík A., Szolgay P.: *Two-Dimensional Compressible Flow on Emulated Digital CNN-UM*, Proceeding of 11<sup>th</sup> International Workshop on CNN and their Applications, PP. 169-174. 2008
- [5] Carlos E. K. and Gabriel S. K.: *An alternative approach to regularity for the Navier-Stokes equation in critical spaces* Elsevier Science Direct, PP: 159-187. 2010
- [6] Vu D. T., Phạm T. C.: *Solving Two-Dimensional Saint venant Equation by Using Cellular Neural Network*. Proceeding of the 7<sup>th</sup> Asian Control Conference - ASCC2009, Hongkong, China, PP. 1258-1263, 2009
- [7] Walter M. R.: *On solution to Navier-Stokes equation in critical spaces*. Thesis of Doctor Philosophy, 2010.



và Truyền thông – ĐH Thái Nguyên. Đã có nhiều nghiên cứu về mạng nơ ron tế bào và công nghệ FPGA.



**Bùi Văn Tùng** sinh năm 1984, nhận bằng thạc sỹ chuyên ngành Điều khiển và tự động hóa của trường ĐHBK Hà Nội năm 2012. Đang làm NCS tại trường ĐH Phùng Giáp (Đài Loan). Là giảng viên của Trường Đại học Công nghệ thông tin và Truyền thông – ĐH Thái Nguyên.



**Phạm Thuong Cat** is a Honorary Research Professor in Computational Sciences of Computer and Automation Research Institute of the Hungarian Academy of Sciences. He is the Editor-in-Chief of the Journal of Computer Science and Cybernetics of

the Vietnamese Academy of Science and Technology (VAST) and a Senior Researcher of the Institute of Information Technology of VAST. He is the representative of the Vietnam NMO at the International Federation of Automatic Control (IFAC) and the Vice President of the Vietnamese Association of Mechatronics. His research interests include robotics, control theory, cellular neural networks and embedded control systems. He co-authored 3 books and published over 140 papers on national and international journals and conference proceedings.