

# Nghiên cứu xây dựng thuật toán nội suy đường tròn trên nền SoC

## Research building circular interpolation algorithm based on SoCs

**Đỗ Văn Cần, Nguyễn Phùng Quang, Đoàn Quang Vinh**  
**Trường Đại học Quy Nhơn, Trường ĐHBK Hà Nội, Đại học Đà Nẵng**  
**E-Mail: dovancan@qnu.edu.vn**

### Tóm tắt

Thuật toán nội suy là rất quan trọng trong bộ điều khiển số máy tính (CNC), nó đánh giá chất lượng và số lượng sản phẩm gia công trên máy công cụ. Nhiều thuật toán nội suy đã được nghiên cứu ứng dụng, kể cả nội suy phân cứng và phân mềm. Trong bài viết này nhóm tác giả đề xuất xây dựng thuật toán nội suy đường tròn xấp xỉ bậc thang trên phần cứng của SoC, phục vụ cho bộ CNC-on-Chip. Kết quả mô phỏng cho thấy việc xây dựng thuật toán nội suy đường tròn xấp xỉ bậc thang trên phần cứng của SoC là phù hợp.

**Từ khóa:** Nội suy đường tròn, thuật toán xấp xỉ bậc thang, CNC-on-Chip, SoC.

### Abstract:

Interpolation algorithm is very important in the Computerized Numerical Control (CNC), that assess the quality and quantity processed product of machine tools. Many researches hardware interpolation and software interpolation has been deployed for machine tools. In this paper, the authors building stairs approximation circular interpolation algorithm based on the hardware of SoCs, for the CNC-on-Chip. The simulation results show that, building stairs approximation circular interpolation algorithm based on the hardware of SoCs is suitable.

**Keywords:** Circular interpolation; Improved stairs approximation algorithm; CNC-on-Chip; SoC.

### Ký hiệu

Ký hiệu	Đơn vị	Ý nghĩa
BLU	Xung	Đơn vị phép đo CNC
$D_k$	BLU	Đường kính nội suy
N	BLU	Số lần lặp
$X_0, Y_0$		Điểm bắt đầu
$X_f, Y_f$	BLU	Điểm kết thúc
$X_i, Y_i$	BLU	Điểm nội suy thứ i
$\Delta X, \Delta Y$	BLU	Hình chiếu đoạn nội suy lên trục X, Y

### Chữ viết tắt

DDA	Digital Differential Analyzer
CW	Clockwise
CCW	Counter clockwise
CNC	Computerrized Numerical Control
NCK	Numerical Control Kernel

## 1. Phần mở đầu

Bộ điều khiển máy công cụ (sau đây gọi tắt là bộ CNC) sử dụng thuật toán nội suy trong chuyển

động gia công các trục servo. Các bộ CNC ngày nay, sử dụng một trong những thuật toán nội suy: DDA, xấp xỉ bậc thang, tìm kiếm trực tiếp, Tustin, Euler, Taylor[1]...

Mỗi thuật toán có những ưu, nhược điểm khác nhau. Nên trong những năm qua, chúng đã được khai thác trên các thiết bị CNC: Fanuc, Sinumerik, Heidenhain, Centroid [2] [3]... Ngoài nội suy cơ bản là đường thẳng và đường tròn, nhiều nghiên cứu nội suy cho đường cong NURBS Curve cũng được xây dựng [4][5]. Trong các thuật toán nội suy thì thuật toán xấp xỉ bậc thang khi xây dựng trên phần cứng có nhiều ưu điểm hơn so với các thuật toán khác bởi số lần lặp nhỏ.


Nhiều nghiên cứu nội suy trên FPGA cũng được triển khai, thuật toán bậc thang là đơn giản cho việc xây dựng trên phần cứng [6][7]. Với những thuật toán phức tạp hay các đường cong bất kỳ thì việc xây dựng trên phần cứng là khó khăn, giải pháp thay thế bằng các phần mềm trên các lõi xử lý mềm [8][9].

Sau đây, nhóm tác giả đề xuất xây dựng thuật toán nội suy đường tròn xấp xỉ bậc thang trên phần cứng của SoC nhằm đáp ứng chức năng NCK của bộ CNC-on-Chip.

## 2. Nội dung chính

### 2.1 Cơ sở lý thuyết nội suy đường tròn trong bộ CNC

Các bộ CNC sử dụng nội suy phân cứng, phần lớn dùng thuật toán xấp xỉ bậc thang - là một phương pháp gia tăng, xác định hướng của mỗi bước khoảng thời gian nội suy (BLU) và gửi các xung tới trục liên quan. Trên H.1 là quỹ đạo nội suy xấp xỉ bậc thang cho một vòng tròn ở góc phần tư thứ nhất và hướng cùng chiều kim đồng hồ.



**H.1** Nội suy đường tròn xấp xỉ bậc thang [1]

Giả sử rằng "công cụ" đến vị trí  $(X_k, Y_k)$  sau khi lặp thứ k. Trong thuật toán này, biến  $D_k$  được tính bằng phương trình (1).

$$D_k = X_k^2 + Y_k^2 - R^2 \quad (1)$$

Theo hướng một bước tiến được xác định dựa trên  $D_k$ , hướng ra lệnh đường tròn và góc phần tư, nơi di chuyển được thực hiện.

+  $D_k < 0$ : Trường hợp này có nghĩa là vị trí  $(X_k, Y_k)$  nằm bên trong một vòng tròn và trong trường hợp này, bước di chuyển theo hướng dương của trục X.

+  $D_k > 0$ : Trường hợp này có nghĩa là vị trí  $(X_k, Y_k)$  nằm ở bên ngoài của một vòng tròn và trong trường hợp này, bước được di chuyển theo hướng âm của trục Y.

+  $D_k = 0$ : Một trong những quy tắc trên có thể được lựa chọn và áp dụng tùy ý.

Sau khi một bước được hoàn thành bằng cách áp dụng các quy tắc trên, vị trí  $(X_{k+1}, Y_{k+1})$  được cập nhật và các thủ tục lặp đi lặp lại cho đến khi công cụ này đến vị trí ra lệnh  $(X_f, Y_f)$ .

Bảng 1 cho thấy các giá trị dịch chuyển trong tám trường hợp của thuật toán xấp xỉ bậc thang, trong đó có thể tính toán tổng số tám trường hợp khác nhau theo góc phần tư.

**B.1 Tám trường hợp cho đường dẫn vòng tròn**

STT	Góc phần tư	Hướng chuyển	$D < 0$	$D > 0$
1	1	CW	+X	-Y
2	1	CCW	+Y	-X
3	2	CW	+Y	+X
4	2	CCW	-X	-Y
5	3	CW	-X	+Y
6	3	CCW	-Y	+X
7	4	CW	-Y	-X
8	4	CCW	+X	+Y

Thuật toán này đòi hỏi một lượng nhỏ phép tính toán và không gian bộ nhớ ít hơn phù hợp với cấu trúc phần cứng. Tuy nhiên, rất nhiều lần lặp lại được yêu cầu và N là số lượng các bước lặp đi lặp lại, có thể được tính bằng phương trình (2).

$$N = |X_0 - X_f| + |Y_0 - Y_f| \quad (2)$$

Trong đó :

$(X_0, Y_0)$  là điểm bắt đầu

$(X_f, Y_f)$  là điểm kết thúc

Để giảm số lần lặp trong thuật toán xấp xỉ bậc thang thì phương trình (1) được thay thế bằng phương trình (3) bằng cách thêm một chỉ số phụ.

$$D_{i,j} = X_i^2 + Y_j^2 - R^2 \quad (3)$$

Trong phương trình (3), i và j tương ứng biểu thị số lượng các bước dọc theo trục X và trục Y. Khi một bước được thêm vào dọc theo trục X, phương trình (3) được thay đổi thành phương trình (4).


$$D_{i+1,j} = (X_i + 1)^2 + Y_j^2 - R^2 \quad (4)$$

$$= D_{i,j} + 2X_i + 1 = D_{i,j} + \Delta X_i$$

Tương tự, khi trục Y giảm đi 1 bước, khi đó xung trên các trục được xác định bởi phương trình (5) như sau :

$$\begin{cases} \Delta X_{i+1} = \Delta X_i + 2 \\ \Delta Y_{i+1} = \Delta X_i - 2 \end{cases} \quad (5)$$

Trên H.2 cho thấy lưu đồ của các thuật toán xấp xỉ bậc thang theo 2 trục X, Y.



**H.2 Thuật toán xấp xỉ bậc thang hai trục**


Biểu diễn thuật toán trên bằng cách thực hiện nội suy các tham số như sau: Điểm bắt đầu (0,10), điểm kết thúc (10,0), hướng nội suy CW, BLU=1.

Kết quả bảng 2 và H.4 cho thấy thuật toán xấp xỉ bậc thang có quỹ đạo chuyển động gần với quỹ đạo đường tròn thực, sai lệch quỹ đạo tối đa 1 BLU, số điểm lặp 21 điểm.

**B.2 Kết quả sử dụng thuật toán xấp xỉ bậc thang**

step	D	$\Delta x$	$\Delta y$	$\Delta X_f$	$\Delta Y_f$	X	Y
0	0	1	-19	10	10	0	10
1	1	3	-19	9	10	1	10
2	-18	3	-17	9	9	1	9
3	-15	5	-17	8	9	2	9
4	-10	7	-17	7	9	3	9
5	-3	9	-17	6	9	4	9
6	6	1	-17	5	9	5	9
7	-11	11	-15	5	8	5	8
8	0	13	-15	4	8	6	8
9	13	15	-15	3	8	7	8
10	-2	15	-13	3	7	7	7
11	13	17	-13	2	7	8	7
12	0	17	-11	2	6	8	6
13	17	19	-11	1	6	9	6
14	6	19	-9	1	5	9	5
15	-3	19	-7	1	4	9	4
16	16	21	-7	0	4	10	4
17	9	21	-5	0	3	10	3
18	4	21	-3	0	2	10	2
19	1	21	-1	0	1	10	1
20	0	21	1	0	0	10	0

Trên H.3 là thời điểm phát xung của các trục sử dụng thuật toán xấp xỉ bậc thang cho thấy tại mỗi thời gian chỉ có một trục được phát xung, điều đó làm cho tốc độ nội suy sẽ giảm, thời gian nội suy kéo dài.




**H.3 Xung trên các trục thuật toán xấp xỉ bậc thang**

Trục X có 11 xung tương ứng tại các vị trí 1, 3, 4, 5, 6, 8, 9, 11, 13, 16, 21 BLU ngược lại trục Y có 10

xung tại các thời điểm 2, 7, 10, 12, 14, 15, 17, 18, 19, 20 BLU.

Trên H.4 là quỹ đạo chuyển động của các trục X, Y. Kết quả này phù hợp với lý thuyết thuật toán xếp xi bậc thang.



H.4 Quỹ đạo thuật toán xếp xi bậc thang

## 2.2. Xây dựng thuật toán xếp xi bậc thang trên SoC

Đề xuất nhóm tác giả thực hiện xây dựng thuật toán nội suy đường tròn xếp xi bậc thang trên SoC ở phần cứng trên SoC. Các tham số ban đầu giống như mô phỏng trên.

Sử dụng ngôn ngữ Verilog để xây dựng thuật toán trên cấu trúc phần cứng của SoC, có các tham số đầu vào  $x_1, x_2, y_1, y_2$  là tọa điểm bắt đầu và điểm kết thúc,  $dX, dY$  là dãy phát xung và  $X, Y$  là quỹ đạo trên các trục tương ứng.

Sau khi thực hiện xây dựng phần cứng với các tham số phù hợp và chạy biên dịch (H.5) để tạo file .sof cấu hình cho SoC, dòng chip 5CSEMA5F31.


Kết quả biên dịch cho thấy tỷ lệ tài nguyên trên SoC là rất phong phú, không chỉ phục vụ cho chức năng nội suy đường tròn mà còn có thể thực hiện toàn bộ chức năng NCK của bộ CNC.

Flow Summary	
Flow Status	Successful - Thu Aug 27 07:36:01 2015
Quartus II 64-Bit Version	15.0.0 Build 145 04/22/2015 SJ Web Edition
Revision Name	noisuy
Top-level Entity Name	noisuyduongtron
Family	Cyclone V
Device	5CSEMA5F31C6
Timing Models	Final
Logic utilization (in ALMs)	328 / 32,070 ( 1 % )
Total registers	290
Total pins	259 / 457 ( 57 % )
Total virtual pins	0
Total block memory bits	0 / 4,065,280 ( 0 % )
Total DSP Blocks	0 / 87 ( 0 % )
Total HSSI RX PCSs	0
Total HSSI PMA RX Deserializers	0
Total HSSI TX PCSs	0
Total HSSI PMA TX Serializers	0
Total PLLs	0 / 6 ( 0 % )
Total DLLs	0 / 4 ( 0 % )

## H.5 Tổng hợp, biên dịch phần cứng trên SoC

Kết quả chạy mô phỏng trong trường hợp này I/O là giá định đầu vào và đầu ra. Trên thực tế sau khi hoàn thiện bộ CNC thì đầu vào của chức năng nội suy và đầu ra của chức năng biên dịch, tương tự đầu ra chức năng nội suy là đầu vào chức năng điều khiển vị trí.

Thực hiện mô phỏng với các tham số như ở trên kết quả tham số nội suy trên phần cứng của SoC được thể hiện trên H.6. Các tham số ban đầu  $x_1=0, y_1=10, x_2=10, y_2=0$ , sử dụng bộ đếm a cho quá trình tạo chu kỳ nội suy. Kết quả đầu ra  $dX, dY, X, Y$  trên hình 6 tại các thời điểm nội suy trùng khớp với các kết quả trên H.3 và H.4.




H.6 Kết quả thực hiện thuật toán xếp xi bậc thang trên SoC

Trục X phát xung tại các vị trí 1, 3, 4, 5, 6, 8, 9, 11, 13, 16 và phát xung trên trục Y tại vị trí 2, 7, 10, 12, 14, 15, 17, 18, 19, 20 quá trình nội suy hoàn thành sau 21 chu kỳ xung (H.6). Thuật toán này không cho phép sự phát xung đồng thời ở các trục đều này làm

cho sai lệch so với quỹ đạo thực lớn nhất là khi nội suy nhiều trục. Vì vậy, số điểm nội suy tăng lên, thời gian nội suy kéo dài.

### 2.3 Xây dựng thuật toán trên nền SoC có xét sai lệch quỹ đạo nhỏ nhất

Một trong những điểm yếu của thuật toán xấp xỉ bậc thang ở trên là rất nhiều lần lặp lại. Bởi vì, chuyển động đồng thời của các trục không được xem xét trong thuật toán, mà điều này rất có ý nghĩa trong SoC. Hơn nữa, điều kiện sai lệch vị trí có thể không được coi là phụ thuộc khi nội suy.



H.7 Thuật toán xét đến tối ưu sai lệch quỹ đạo


Một thế mạnh của của SoC và khả năng cấu hình phần cứng, xây dựng cấu trúc song song trên chip. Lợi dụng thế mạnh này, một giải pháp được đặt ra cho việc xây dựng thuật toán xấp xỉ bậc thang là tìm kiếm thông qua tất cả các hướng có thể và tìm thấy một hướng với sai lệch đường dẫn nhỏ nhất so với quỹ đạo. Trong phương pháp này, biến  $D_{i,j}$  trong phương trình (3) là tỷ lệ thuận với sai lệch hướng tâm. Đánh giá các sai lệch hướng tâm có thể được thay thế bằng cách đánh giá của  $D_{i,j}$  theo các hướng khác nhau.

Xét nội suy chuyển động tròn, hướng chiều kim đồng hồ trong góc phần tư thứ nhất, ba trường hợp sau được xem xét:

- + Tăng 1 BLU cho hướng X,
- + Giảm 1 BLU cho hướng Y,
- + Tăng 1 BLU cho hướng X và đồng thời giảm 1 BLU cho hướng Y.

Trong đó, trường hợp thứ ba là phương pháp đưa thêm vào so với thuật toán xấp xỉ bậc thang ở trên.


$D_{i,j}$  cho từng trường hợp được đánh giá và trường hợp với giá trị tuyệt đối nhỏ nhất được chọn để di chuyển (H.7). Kết quả H.8 là quỹ đạo chuyển động khi sử dụng lưu đồ thuật toán có xét đến tối ưu sai lệch quỹ đạo.



H.8 Quỹ đạo thuật toán xét đến tối ưu sai lệch quỹ đạo

Các sai lệch tối đa của thuật toán này là 1/2 BLU và tính chính xác của thuật toán này là tốt hơn so với các thuật toán xấp xỉ bậc thang trên (sai lệch 1 BLU), số lần lặp lại N nhỏ hơn 30% so với các thuật toán xấp xỉ bậc thang và nhỏ hơn so với các thuật toán phần mềm DDA khoảng 20%. Bán kính tối đa cho phép là giống như cho các thuật toán xấp xỉ bậc thang.

Từ lưu đồ thuật toán H.7 có xét đến tối ưu sai lệch quỹ đạo, nhóm tác giả xây dựng trên phần cứng của SoC và mô phỏng cho kết quả H.9.



H.9 Kết quả mô phỏng sử dụng thuật toán xấp xỉ bậc thang cải tiến trên SoC


Tại các vị trí 4, 6, 7, 8, 9, 11 là sự phát xung đồng thời giữa các trục, nhờ đặc điểm kiểm tra theo các hướng sai lệch quỹ đạo nhỏ nhất. Thời gian hoàn thành nội suy sau 15 chu kỳ xung.

Thời gian được rút ngắn, sai lệch được nâng cao là những ưu điểm của phương pháp xét đến sai lệch quỹ đạo nhỏ nhất, nhờ vào khả năng phát xung đồng thời và đây cũng là ưu điểm khi xây dựng thuật toán bằng phần cứng của SoC.

#### 2.4. Xây dựng thuật toán đường tròn trên SoC có xét đến tốc độ ăn dao $F_1, F_2$ .

Cùng các thông số mô phỏng trên, ta tiến hành xây dựng thuật toán nội suy đường tròn như trên, có xét đến tốc độ ăn dao. Nhóm tác giả sử dụng hai bộ đếm với hai


tần số đếm khác nhau  $a_1, a_2$ , ứng với hai tốc độ ăn dao khác nhau với giá trị đặt  $N_1, N_2$  và kết quả chu kỳ xung tương ứng là  $F_1, F_2$  như trên H.10. Sử dụng các bộ đếm để phát xung cho thuật toán nội suy với tần số  $N$  nguyên lần so với  $clk$ , điều này rất phù hợp với các thiết bị phần cứng có  $clk$  cao. Trên hình 10 sử dụng bộ đếm cho hai tốc độ ăn dao khác nhau, ứng với  $a_1=2clk$  và  $a_2=4clk$ , trên thực tế thì tỷ số này lên đến hàng trăm hàng nghìn lần so với xung nhịp của SoC, do độ trễ của các động cơ servo. Khi đó cho phép dải điều chỉnh tốc độ ăn dao rộng. Hay nói cách khác, giá trị tần số bộ đếm tỷ lệ với tốc độ ăn dao.



H.10 Tạo xung  $F_1, F_2$  ứng với tốc độ ăn dao khác nhau

Như vậy hệ thống sẽ thực hiện chức năng nội suy dựa trên tần số xung là  $F_1, F_2$  thay cho  $clk$ , nhằm thực hiện nội suy hai tốc độ ăn dao khác nhau.

Xây dựng thuật toán có xét đến lượng ăn dao được thực hiện trên SoC cho kết quả H.10.



H.11 Kết quả mô phỏng sử dụng thuật toán xấp xỉ bậc thang cải tiến trên SoC có xét đến tốc độ ăn dao

Kết quả trên cho thấy các thông số quỹ đạo nội suy, thời điểm phát xung, số lượng xung phù hợp với lý thuyết đã xây dựng trên. Tần số xung  $F_1, F_2$ , xung trên các trục  $dXF_1, dYF_1, dXF_2, dYF_2$ , quỹ đạo các trục tương ứng  $XF_1, YF_1, XF_2, YF_2$  các kết quả trên H.11 hoàn toàn phù hợp với lý thuyết xây dựng thuật toán trên.

### 3. Kết luận

Việc xây dựng thuật toán nội suy đường tròn xấp xỉ bậc thang trên nền SoC là phù hợp với những công nghệ ngày nay, đặc biệt sử dụng cho bộ CNC-on-Chip. Bài viết đã có những đóng góp cụ thể như sau:

- Bước đầu đưa dòng sản phẩm SoC vào ứng dụng lĩnh vực điều khiển là phù hợp, trong bối cảnh thiết kế chip tại Việt Nam đang gặp khó khăn về công nghệ sản xuất chip.

- Đề xuất xây dựng thuật toán nội suy đường tròn xấp xỉ bậc thang trên nền phần cứng của SoC.

- Xây dựng thành công thuật toán nội suy đường tròn, có xét đến tối ưu sai lệch quỹ đạo và tốc độ ăn dao nhờ vào cấu hình phần cứng song song SoC - là thuật toán đang được sử dụng trên các máy CNC hiện đại. Qua đó, nâng cao vấn đề tốc độ của máy công cụ và độ chính xác quỹ đạo chuyển động.

#### Tài liệu tham khảo

- [1] H. C. S. H. Suh Seong, Kyoong Kang Dae, *Theory and Design of CNC Systems*. 2008.
- [2] . Fan, X. Gao, and K. Zhang, Time-Optimal Interpolation for Five-axis CNC Machining along Parametric Tool Path based on, vol. 31, no. 60821002, pp. 21–42, 2012.

- [3] L. Yan, T. Cheng, and Y. Gao, *Controller Based on SOPC*, Technology Participants: Instructor pp. 173–194.
- [4] T. Wang, Y. Cao, Y. Chen, H. Wei, B. Wang, and Z. Shao, A New Feedrate Adaptation Control NURBS Interpolation Based on de Boor Algorithm in CNC Systems, no. 852, pp. 4075–4080, 2008.
- [5] H. Zhao, L. Zhu, and H. Ding, A real-time look-ahead interpolation methodology with curvature-continuous B-spline transition scheme for CNC machining of short line segments, *Int. J. Mach. Tools Manuf.*, vol. 65, pp. 88–98, 2013.
- [6] M. Gao, J. Lou, J. Ye, and Z. Wu, *FPGA-based implementation of circular interpolation*, vol. 6, no. 7, pp. 585–593, 2014.
- [7] M. A. Saifee, Design and Implementation of 2-Axis Circular Interpolation Controller in Field Programmable Gate Array (FPGA) for Computer Numerical Control ( CNC ) Machines and Robotics, vol. 106, no. 13, pp. 1–7, 2014.
- [8] J. J. De Santiago-Perez, R. a. Osornio-Rios, R. J. Romero-Troncoso, and L. Morales-Velazquez, *FPGA-based hardware CNC interpolator of Bezier, splines, B-splines and NURBS curves for industrial applications*, *Comput. Ind. Eng.*, vol. 66, no. 4, pp. 925–932, Dec. 2013.
- [9] W. T. Ā. Lei, M. P. Sung, L. Y. Lin, and J. J. Huang, *Fast real-time NURBS path interpolation for CNC machine tools*, vol. 47, pp. 1530–1541, 2007.



**Đỗ Văn Cận** sinh năm 1981, nhận bằng thạc sỹ về *Tự động hóa* của Đại học Đà Nẵng năm 2009. Từ năm 2004 đến nay là giảng viên của Khoa Kỹ thuật và Công nghệ, trường Đại học Quy Nhơn. Hiện nay, đang NCS Đại học Đà Nẵng.

Các lĩnh vực nghiên cứu: Vi điều khiển, PLC, Điện tử công suất, CNC.

Công trình được nghiên cứu tại viện Kỹ thuật điều khiển và Tự động hóa, Trường Đại học Bách khoa Hà Nội.



**TSKH. Nguyễn Phùng Quang** sinh 1953, nhận học vị Dipl.-Ing. (Uni.) tháng 9/1975, Dr.-Ing. tháng 11/1991 và Dr.-Ing. habil. tháng 4/1994, tất cả đều tại TU Dresden (TUD, CHLB Đức). Có nhiều năm làm việc trong thực tiễn công nghiệp Đức, góp phần cho ra đời các biến tần REFU 402 Vectovar, RD500 (công ty REFU Elektronik), Simovert 6SE42, Master Drive MC

(tập đoàn Siemens).

1996-1998 là giảng viên của TUD, tại đây tháng 10/1997 được công nhận là Privatdozent. Về nước đầu 1999 và là giảng viên của ĐHBK Hà Nội từ đó đến nay. Tháng 2/2004 được TUD phong tặng chức danh Honorarprofessor, 11/2004 nhận chức danh Phó Giáo sư và 11/2009 Giáo sư về Tự động hóa của ĐHBK Hà Nội.

Là tác giả / đồng tác giả của hơn 150 bài báo, báo cáo hội nghị trong và ngoài nước. Là tác giả / đồng tác giả của 7 đầu sách chuyên khảo và tham khảo, trong đó có 3 quyển bằng tiếng Đức và 1 quyển tiếng Anh “*Vector Control of Three-Phase AC Machines – System Development in the Practice*” do nhà xuất bản Springer in năm 2008, tái bản lần 1 tháng 6/2015.

Các lĩnh vực nghiên cứu: điều khiển truyền động điện, điều khiển chuyển động và robot, điều khiển vector cho các loại máy điện, điều khiển điện tử công suất, điều khiển các hệ thống năng lượng tái tạo (sức gió, mặt trời), hệ thống điều khiển số, mô hình hóa và mô phỏng.



**Đoàn Quang Vinh** sinh năm 1962, tốt nghiệp Kỹ sư năm 1986 tại trường đại học Cơ – Điện Pilsner, Tiệp Khắc và nhận bằng tiến sĩ năm 1996 tại Đại học West Bohemia, cộng hòa Séc.

Hiện nay, công tác tại Đại học Đà Nẵng.

Lĩnh vực nghiên cứu: Truyền động điện, điện tử công suất, mô hình hóa hệ thống điều khiển...