Nghiên cứu, thiết kế bộ đảo tần lên và đảo tần xuống cho các hệ thống vô tuyến cấu hình mềm hiệu quả tài nguyên trên công nghệ FPGA

Abstract

Bài báo trình bày kiến trúc và thực hiện bộ đảo tần lên và đảo tần xuống số trên chip FPGA với tài nguyên tối ưu có khả năng thích hợp cho sự phát triển của công nghệ vô tuyến cấu hình mềm. Chúng có thể áp dụng rộng rãi trong các ứng dụng xử lý tín hiệu số và các hệ thống thông tin số. Minh họa thiết kế cho hệ thống thu phát dựa trên kỹ thuật điều chế QPSK. Thiết kế được thực hiện bằng công cụ System Generator for DSP 14.7.